

대한민국 특허청
KOREAN INTELLECTUAL
PROPERTY OFFICE

별첨 사본은 아래 출원의 원본과 동일함을 증명함.


This is to certify that the following application annexed hereto
is a true copy from the records of the Korean Intellectual
Property Office.

CERTIFIED COPY OF
PRIORITY DOCUMENT

출원번호 : 10-2003-0099241
Application Number

출원년월일 : 2003년 12월 29일
Date of Application DEC 29, 2003

출원인 : 엘지.필립스 엘시디 주식회사
Applicant(s) LG.PHILIPS LCD CO., LTD.



0P4009


2004 년 02 월 09 일

특

허

청

COMMISSIONER





【서지사항】

【서류명】 특허출원서
【권리구분】 특허
【수신처】 특허청장
【참조번호】 0025
【제출일자】 2003. 12. 29
【발명의 명칭】 유기 전계 발광 소자 및 그 제조방법
【발명의 영문명칭】 Organic Electro-luminescence Display Device And Fabricating Method Thereof
【출원인】
【명칭】 엘지 .필립스 엘시디 주식회사
【출원인코드】 1-1998-101865-5
【대리인】
【성명】 김영호
【대리인코드】 9-1998-000083-1
【포괄위임등록번호】 1999-001050-4
【발명자】
【성명의 국문표기】 박재용
【성명의 영문표기】 PARK, Jae Yong
【주민등록번호】 681112-1894818
【우편번호】 431-070
【주소】 경기도 안양시 동안구 평촌동 933-7 꿈마을아파트 305동 701호
【국적】 KR
【심사청구】 청구
【취지】 특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정에 의한 출원심사를 청구합니다. 대리인 김영호 (인)
【수수료】
【기본출원료】 20 면 29,000 원
【가산출원료】 6 면 6,000 원
【우선권주장료】 0 건 0 원
【심사청구료】 13 항 525,000 원
【합계】 560,000 원
【첨부서류】 1. 요약서·명세서(도면)_1통

【요약서】

【요약】

본 발명은 생산수율을 향상시킴과 아울러 고개구율을 가지는 유기 전계 발광 소자 및 그 제조방법에 관한 것이다.

본 발명에 따른 유기 전계 발광 소자는 애노드전극 및 캐소드전극 사이에 유기층을 가지는 제1 어레이 기판과; 상기 애노드전극 및 캐소드전극 중 어느 하나에 구동신호를 공급하기 위한 적어도 하나의 박막트랜지스터가 형성된 제2 어레이 기판과; 상기 제1 및 제2 어레이 기판 사이에 도전성 물질로 형성되어 상기 구동신호를 상기 애노드전극 및 캐소드전극 중 어느 하나에 공급하는 제1 스페이서와; 상기 제1 및 제2 어레이 기판 사이에 접착성을 가지는 물질로 형성되는 제2 스페이서를 구비하는 것을 특징으로 한다.

【대표도】

도 6

【명세서】

【발명의 명칭】

유기 전계 발광 소자 및 그 제조방법{Organic Electro-luminescence Display Device And Fabricating Method Thereof}

【도면의 간단한 설명】

도 1은 종래 유기 전계 발광 소자를 나타내는 회로도이다.

도 2는 도 1에 도시된 유기 전계 발광 소자를 나타내는 단면도이다.

도 3은 도 2에 도시된 유기 전계 발광 소자의 제조방법을 나타내는 흐름도이다.

도 4는 본 발명에 따른 유기 전계 발광 소자를 나타내는 평면도이다.

도 5a 및 도 5b는 도 4에 도시된 유기 전계 발광 소자를 나타내는 단면도들이다.

도 6은 도 4에 도시된 유기 전계 발광 소자의 서브화소를 나타내는 평면도이다.

도 7은 본 발명에 따른 유기 전계 발광 소자의 제조방법을 나타내는 흐름도이다.

〈도면의 주요 부분에 대한 부호의 설명〉

2,12,102,112 : 기판 4,104 : 애노드전극

6,106 : 캐소드전극 10,110 : 유기층

18 : 합착제 118 : 실라인

150 : 데이터 패드 152 : 게이트 패드

154 : 공급 패드 156 : 캐소드 패드

158 : 도전성 도트 170 : 제1 스페이서

172 : 제2 스페이서

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

- <16> 본 발명은 유기 전계 발광 소자 및 그 제조방법에 관한 것으로 특히, 생산수율을 향상시킴과 아울러 고개구율을 가지는 유기 전계 발광 소자 및 그 제조방법에 관한 것이다.
- <17> 최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시소자들이 개발되고 있다. 이러한 평판 표시소자는 액정 표시장치(Liquid Crystal Display : LCD), 전계 방출 표시소자(Field Emission Display : FED) 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 일렉트로미네스센스(Electro-luminescence : 이하 "EL"이라 함) 표시장치 등이 있다. 이와 같은 평판표시소자의 표시품질을 높이고 대화면화를 시도하는 연구들이 활발히 진행되고 있다.
- <18> 이들 중 PDP는 구조와 제조 공정이 단순하기 때문에 경량화되면서도 대화면화에 가장 유리한 표시장치로 주목받고 있지만 발광효율과 휘도가 낮고 소비전력이 큰 단점이 있다. 이에 비하여, 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 적용된 LCD는 반도체공정을 이용하기 때문에 대화면화에 어려움이 있지만 노트북 컴퓨터의 표시소자로 주로 이용되면서 수요가 늘고 있다. 그러나 LCD는 대면적화가 어렵고 백라이트 유닛으로 인하

여 소비전력이 큰 단점이 있다. 또한, LCD는 편광필터, 프리즘시트, 확산판 등의 광학소자들에 의해 광손실이 많고 시야각이 좁은 특성이 있다.

- <19> 이에 비하여, EL 표시소자는 발광층의 재료에 따라 무기 EL과 유기 EL로 대별되며 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.
- <20> 유기 EL 소자는 도 1에 도시된 바와 같이 게이트라인(GL)과 데이터라인(DL)의 교차로 정의된 영역에 각각 배열되어진 서브화소(50)를 구비한다. 서브화소(50)들 각각은 게이트라인(GL)에 게이트펄스가 공급될 때 데이터라인(DL)으로부터의 데이터신호를 공급받아 그 데이터신호에 상응하는 빛을 발생하게 된다.
- <21> 이를 위하여, 서브화소들(50) 각각은 기저 전압원(GND)에 캐소드전극이 접속된 EL 셀(OEL)과, 게이트라인(GL) 및 데이터 라인(DL)과 공급 전압원(VDD)에 접속되고 EL 셀(OEL)의 애노드극에 접속되어 그 EL 셀(OEL)을 구동하기 위한 셀 구동부(52)를 구비한다. 셀구동부(52)는 스위칭용 박막트랜지스터(T1), 구동용 박막트랜지스터(T2) 및 캐패시터(C)를 구비한다.
- <22> 스위칭용 박막 트랜지스터(T1)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 노드(N)에 공급한다. 노드(N)에 공급된 데이터 신호는 캐패시터(C)에 충전됨과 아울러 구동용 박막 트랜지스터(T2)의 게이트 단자로 공급된다. 구동용 박막 트랜지스터(T2)는 게이트 단자로 공급되는 데이터 신호에 응답하여 공급 전압원(VDD)으로부터 EL 셀(OEL)로 공급되는 전류량(I)을 제어함으로써 EL 셀(OEL)의 발광량을 조절하게 된다. 그리고, 스위칭용 박막 트랜지스터(T1)가 턴-오프되더라도 캐패시터(C)에서 데이터 신호가 방전되므로 구동용 박막 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때

까지 공급 전압원(VDD)으로부터의 전류(I)를 EL 셀(OEL)에 공급하여 EL 셀(OEL)이 발광을 유지하게 한다.

- <23> 도 2는 도 1에 도시된 유기 발광 소자의 서브화소를 나타내는 단면도로서, 적색, 녹색 및 청색 서브 화소로 구성된 하나의 화소영역을 나타낸 도면이다.
- <24> 도 2에 도시된 유기발광소자는 합착제(18)에 의해 합착된 기판(2)과 패키징판(12)을 구비한다.
- <25> 기판(2) 상에는 합착제(18)에 의해 마련된 표시영역 내에 다수개의 EL 셀이 형성된다.
- <26> EL 셀 각각은 서로 절연되게 교차하는 애노드전극(4) 및 캐소드전극(6) 사이에 형성되는 유기층(10)을 포함한다.
- <27> 애노드전극(4)은 기판(2) 상에 소정간격으로 이격되어 다수개 형성된다. 이러한 애노드전극(4)에는 구동용 박막트랜지스터(T2)를 통해 정공을 방출시키기 위한 제1 구동신호가 공급된다.
- <28> 유기층(10)은 애노드전극(4)에서 방출된 정공을 발광층(10b)에 수송하기 위한 정공 수송층(10a), 정공과 전자의 결합에 의해 가시광을 발생하는 발광층(10b) 및 캐소드전극(6)에서 방출된 전자를 발광층(10b)에 수송하기 위한 전자 수송층(10c)이 적층되어 형성된다.
- <29> 캐소드전극(6)은 유기층(10) 상에 소정간격으로 이격되어 애노드전극(4)과 교차되게 다수개 형성된다. 또한, 캐소드전극(6)에는 전자를 방출시키기 위한 제2 구동신호가 공급된다.
- <30> 패키징판(12)은 금속 재질로써 산소 및 수분 등을 흡수하기 위한 흡습제(14)로 구성된다. 이 패키징판(12)은 유기층(10)의 발광시 발생하는 열을 방출함과 아울러 외력과 대기중의 산소 및 수분으로부터 유기층(10)을 보호하게 된다.

- <31> 이러한 전계 발광 소자는 애노드전극(4)과 캐소드전극(6)에 구동신호가 인가되면 전자와 정공이 방출되고, 애노드전극(4) 및 캐소드전극(6)에서 방출된 전자와 정공은 유기층(10) 내에서 재결합하면서 가시광을 발생하게 된다. 이때, 발생된 가시광은 애노드전극(4) 및 기판(2)을 통하여 외부로 나오게 되어 소정의 화상 또는 영상을 표시하게 된다.
- <32> 도 3은 종래 유기 전계 발광 소자의 제조공정을 나타내는 흐름도이다.
- <33> 먼저, 기판 상에 게이트라인, 데이터라인 및 공급라인을 포함하는 신호라인, 스위칭용 박막트랜지스터, 구동용 박막트랜지스터를 포함하는 박막트랜지스터 어레이를 형성한다.(S11단계) 그런 다음, 구동용 박막트랜지스터의 드레인전극과 접속되는 애노드전극을 형성한다.(S12단계) 이 애노드전극 상에 정공 수송층, 발광층 및 전자 수송층을 포함하는 유기층을 형성한다.(S13단계) 이 후, 유기층 상에 애노드전극과 교차하는 캐소드전극을 형성한다.(S14단계) 그런 다음, 박막트랜지스터 어레이, 애노드전극, 유기층 및 캐소드전극이 형성된 기판을 보호하기 위해 기판과 패키징판이 합착제에 의해 합착된다.(S15단계)
- <34> 이와 같이, 종래의 유기전계 발광소자는 박막트랜지스터와 유기 발광층을 형성한 기판과 패키징판을 합착하여 소자를 제작하였다. 이 경우 박막트랜지스터의 수율과 유기 발광층의 수율의 곱이 박막트랜지스터와 유기 발광층을 형성한 패널의 수율을 결정하게 된다. 종래의 경우와 같이 구성된 기판은 상기 유기 발광층의 수율에 의해 패널의 수율이 크게 제한되는 문제점을 가지고 있었다. 특히, 박막트랜지스터가 양호하게 형성되었다 하더라도, 1000Å 정도의 박막을 사용하는 유기층의 형성시 이물이나 기타 다른 요소에 의해 불량이 발생하게 되면 패널은 불량등급으로 판정된다. 이로 인하여 양품의 박막트랜지스터를 제조하는데 소요되었던 제반 경비 및 원재료비의 손실로 이어지고, 수율이 저하되는 문제점을 가지고 있었다.

<35> 또한, 하부발광방식은 패키징판에 의한 안정성 및 공정의 자유도가 높은 반면 개구율의 제한이 있어 고해상도 제품에 적용하기 어려운 문제점이 있고, 상부발광방식은 박막트랜지스터 설계가 용이하고 개구율 향상이 가능하기 때문에 제품수명 측면에서 유리하지만, 기존의 상부 발광방식 구조에서는 유기층 상부에 통상적으로 캐소드전극이 위치함에 따라 재료의 선택폭이 좁기 때문에 투과도가 제한되어 광효율이 저하되는 점과, 광투과도의 저하를 최소화하기 위해 박막형 보호막을 구성해야 하는 경우 외기를 충분히 차단하지 못하는 문제점이 있었다.

【발명이 이루고자 하는 기술적 과제】

<36> 따라서, 본 발명의 목적은 생산수율을 향상시킴과 아울러 고개구율을 가지는 유기 전계 발광 소자 및 그 제조방법을 제공하는데 있다.

【발명의 구성 및 작용】

<37> 상기 목적을 달성하기 위하여, 본 발명에 따른 유기 전계 발광 소자는 애노드전극 및 캐소드전극 사이에 유기층을 가지는 제1 어레이 기판과; 상기 애노드전극 및 캐소드전극 중 어느 하나에 구동신호를 공급하기 위한 적어도 하나의 박막트랜지스터가 형성된 제2 어레이 기판과; 상기 제1 및 제2 어레이 기판 사이에 도전성 물질로 형성되어 상기 구동신호를 상기 애노드전극 및 캐소드전극 중 어느 하나에 공급하는 제1 스페이서와; 상기 제1 및 제2 어레이 기판 사이에 접착성을 가지는 물질로 형성되는 제2 스페이서를 구비하는 것을 특징으로 한다.

<38> 상기 제1 스페이서는 상기 애노드전극에 상기 구동신호를 공급하는 것을 특징으로 한다.

<39> 상기 제2 스페이서는 약 3~5 μm 의 높이를 가지는 것을 특징으로 한다.

- <40> 상기 유기 전계 발광 소자는 상기 제1 어레이 기판과 제2 어레이 기판을 합착하기 위한 합착제를 추가로 구비하는 것을 특징으로 한다.
- <41> 상기 제2 스페이서는 상기 합착제와 동일한 물질로 형성되는 것을 특징으로 한다.
- <42> 상기 제2 어레이 기판은 게이트라인과; 상기 게이트라인과 교차하는 데이터라인과; 상기 데이터라인과 나란하게 형성된 공급라인과; 상기 게이트라인 및 데이터라인의 교차부에 위치하는 제1 박막트랜지스터와; 상기 공급라인과 상기 제1 박막트랜지스터와 접속된 제2 박막트랜지스터를 포함하는 것을 특징으로 한다.
- <43> 상기 제2 스페이서는 상기 게이트라인, 데이터라인, 공급라인, 제1 및 제2 박막트랜지스터 중 적어도 어느 하나와 중첩되게 형성되는 것을 특징으로 한다.
- <44> 상기 제1 스페이서는 상기 제2 박막트랜지스터의 드레인전극과 접속되는 것을 특징으로 한다.
- <45> 상기 목적을 달성하기 위하여, 본 발명에 따른 유기 전계 발광 소자의 제조방법은 애노드전극 및 캐소드전극 사이에 유기층을 가지는 제1 어레이 기판을 마련하는 단계와; 상기 애노드전극 및 캐소드전극 중 어느 하나에 구동신호를 공급하기 위한 적어도 하나의 박막트랜지스터가 형성된 제2 어레이 기판을 마련하는 단계와; 상기 구동신호를 상기 애노드전극 및 캐소드전극 중 어느 하나에 공급하기 위해 상기 제1 및 제2 어레이 기판 사이에 도전성 물질로 제1 스페이서를 형성하는 단계와; 상기 제1 및 제2 어레이 기판 사이에 접착성을 가지는 물질로 제2 스페이서를 형성하는 단계를 포함하는 것을 특징으로 한다.
- <46> 상기 유기 전계 발광 소자의 제조방법은 상기 제1 어레이 기판과 제2 어레이 기판을 합착제를 이용하여 합착하는 단계를 추가로 포함하는 것을 특징으로 한다.

- <47> 상기 제2 스페이서는 상기 합착제와 동일한 물질로 형성되는 것을 특징으로 한다.
- <48> 상기 제2 어레이 기판을 마련하는 단계는 게이트라인을 형성하는 단계와; 상기 게이트라인과 교차하는 데이터라인을 형성하는 단계와; 상기 데이터라인과 나란하게 공급라인을 형성하는 단계와; 상기 게이트라인 및 데이터라인의 교차부에 위치하는 제1 박막트랜지스터를 형성하는 단계와; 상기 공급라인과 상기 제1 박막트랜지스터와 접속된 제2 박막트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 한다.
- <49> 상기 제2 스페이서는 상기 게이트라인, 데이터라인, 공급라인, 제1 및 제2 박막트랜지스터 중 적어도 어느 하나와 중첩되게 형성되는 것을 특징으로 한다.
- <50> 상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
- <51> 이하, 도 4 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
- <52> 도 4는 본 발명에 따른 유기 EL 소자를 나타내는 평면도이며, 도 5는 본 발명에 따른 유기 EL 소자를 나타내는 단면도이다.
- <53> 도 4 및 도 5에 도시된 유기 EL 소자는 다수의 EL 셀을 가지는 상판(200)과, EL 셀을 구동시키기 위한 박막트랜지스터 어레이를 가지는 하판(210)과, EL 셀과 박막트랜지스터 어레이를 접속시키기 위한 제1 스페이서(170)와, 제1 스페이서(170)들 사이에 형성된 제2 스페이서(172)를 구비한다.

- <54> 상판(200)은 상부기판(112) 상에 서로 절연되게 교차하는 애노드전극(104) 및 캐소드전극(106)과, 그들 사이에 형성되는 격벽(174), 그들의 교차부에 위치하는 유기층(110)을 포함한다.
- <55> 캐소드전극(106)은 상부기판(112) 상에 소정간격으로 이격되어 다수개 형성된다. 이러한 캐소드전극(106)에는 전자를 방출시키기 위한 제1 구동신호가 공급된다.
- <56> 애노드전극(104)은 유기층(110) 상에 소정간격으로 이격되어 캐소드전극(106)과 교차되게 다수개 형성된다. 이러한 애노드전극(104)에는 구동용 박막트랜지스터(T2) 및 제1 스페이서(170)를 통해 정공을 방출시키기 위한 제2 구동신호가 공급된다.
- <57> 격벽(174)은 인접한 EL셀을 구분하게 형성되어 인접한 EL셀의 유기층(110) 및 캐소드전극(104)을 분리하게 된다.
- <58> 유기층(110)은 정공을 발광층(110b)에 수송하는 정공 수송층(110a), 전자와 정공에 의한 결합으로 가시광을 발생하는 발광층(110b) 및 전자를 발광층(110b)에 수송하는 전자 수송층(110c)이 적층되어 형성된다.
- <59> 하판(210)은 박막트랜지스터 어레이가 형성된 표시부와, 표시부의 외곽부에 위치하는 패드부를 구비한다.
- <60> 패드부는 게이트라인(GL)과 접속된 게이트패드(152)와, 데이터라인(DL)과 접속된 데이터패드(150)와, 공급라인(SL)과 접속된 공급패드(150)와, 캐소드전극(106)에 접속된 캐소드패드(156)를 구비한다.

- <61> 여기서, 캐소드패드(156)는 실 라인(118) 안쪽에 위치하는 도전성 도트(158)를 통해 캐소드전극(106)에 구동신호를 공급한다. 도전성 도트(158)는 제1 스페이서(176)와 동일 금속으로 형성되거나 별도의 도전성 금속으로 형성된다.
- <62> 표시부는 도 6에 도시된 바와 같이 게이트라인(GL)과 공급전압원에 접속된 공급라인(SL)의 교차부에 형성되는 구동용 박막트랜지스터(T2)와, 구동용박막트랜지스터(T2)와 접속되는 스위칭용 박막트랜지스터(T1)를 구비한다.
- <63> 스위칭용 박막트랜지스터(T1)는 게이트라인(GL)에 포함된 게이트전극(130)과, 데이터라인(DL)과 접속된 소스전극(166)과, 구동용 박막트랜지스터(T2)의 게이트전극(164)과 콘택홀(148)을 통해 접속된 드레인전극(108)과, 소스전극(166)과 드레인전극(108)간에 도통채널을 형성하기 위한 액티브층(162)을 구비한다. 액티브층(162)은 각각 제1 및 제2 스위칭용 콘택홀(116a, 116b)을 통해 소스전극(166) 및 드레인전극(108)과 접속된다.
- <64> 구동용 박막트랜지스터(T2)는 스위칭용 박막트랜지스터(T1)의 드레인전극(108)과 접속된 게이트전극(164)과, 공급라인(SL)과 공급콘택홀(134)을 통해 접속된 소스전극(142)과, 제1 스페이서(170)와 화소콘택홀(132)을 통해 접속된 드레인전극(160)과, 소스전극(142)과 드레인전극(160) 간에 도통채널을 형성하기 위한 액티브층(114)을 구비한다. 액티브층(114)은 각각 제1 및 제2 스위칭용 콘택홀(120a, 120b)을 통해 소스전극(142) 및 드레인전극(110)과 접속된다. 이러한 구동용 박막트랜지스터(T2)는 게이트라인(GL)으로부터의 데이터신호에 응답하여 공급라인(SL)으로부터의 공급전압신호(VDD)를 선택적으로 애노드전극(104)에 제1 스페이서(170)를 통해 공급한다.
- <65> 제1 스페이서(170)는 도 5a 및 도 5b에 도시된 바와 같이 보호막(178)을 관통하는 화소 콘택홀(132)을 통해 노출된 구동용 박막트랜지스터(T2)의 드레인전극(160)과 애노드전극(104)

을 전기적으로 접속시키는 역할을 한다. 이러한 제1 스페이서(170)는 비저항값이 낮은 금속으로 형성된다.

<66> 제2 스페이서(172)는 EL 셀마다 형성되어 대형화 EL 소자의 기판에 적용시 기판의 휘어짐을 방지하여 셀갭을 전영역에서 균일하게 한다. 또한, 제2 스페이서(172)는 제1 스페이서(170)가 진공에 의해 애노드전극(104)과 구동용 박막트랜지스터의 드레인전극(160)이 접속되는 경우, 외부로부터의 충격에 의해 애노드전극(140)과 그 드레인전극(160)의 분리이탈을 방지하게 된다.

<67> 이러한 제2 스페이서(172)는 실라인(118)과 동일물질로 제1 스페이서(170)를 제외한 영역, 예를 들어 격벽(174), 게이트라인(GL), 데이터라인(DL), 공급라인(SL), 스위칭용 박막트랜지스터(T1) 및 구동용 박막트랜지스터(T2) 중 적어도 어느 하나와 중첩되게 형성된다. 이 제2 스페이서(172)는 약 3~5 μ m의 높이를 가지도록 형성된다.

<68> 예를 들어, 제2 스페이서(172)는 도 5a에 도시된 바와 같이 격벽(174)과 중첩되게 애노드전극(104)과 분리되어 형성되거나 도 5b에 도시된 바와 같이 발광층(110b)과 중첩되며 게이트라인(GL) 및 데이터라인(DL)의 교차로 마련된 화소영역과 중첩되도록 형성된다.

<69> 이와 같이, 본 발명에 따른 일렉트로 루미네센스 표시소자는 제2 스페이서에 의해 상판과 하판이 고정된다. 이에 따라, 제1 스페이서와 애노드전극의 연결결함을 방지할 수 있으며, 내충격성 및 진동에 대한 내성이 높아진다.

<70> 도 7은 본 발명에 따른 일렉트로 루미네센스 표시소자의 제조방법을 나타내는 단면도이다.

- <71> 먼저, 상부기판 상에 EL 어레이가 형성되며, 하부기판 상에 박막트랜지스터 어레이가 형성된다.(S21,S22단계)
- <72> 즉, 상부기판 상에는 캐소드전극과, 캐소드전극 상에 형성된 유기층과, 캐소드전극 및 유기층을 화소별로 구분하는 격벽과, 캐소드전극과 교차하는 애노드전극을 포함하는 EL 어레이가 형성된다.
- <73> 하부기판 상에는 게이트라인, 그 게이트라인과 교차하는 데이터라인, 데이터라인과 나란하게 형성된 공급라인과, 게이트라인 및 데이터라인의 교차부에 위치하는 스위칭용 박막트랜지스터와, 위칭용 박막트랜지스터 및 공급라인과 접속된 구동용 박막트랜지스터와, 스위칭용 박막트랜지스터 및 구동용 박막트랜지스터를 보호하며 구동용 박막트랜지스터의 드레인전극을 노출시키는 화소 콘택홀을 가지는 보호막을 포함하는 박막트랜지스터 어레이가 형성된다.
- <74> 그런 다음, 화소 콘택홀을 통해 노출된 구동용 박막트랜지스터의 드레인전극과 애노드전극을 접속시키기 위한 제1 스페이서가 상부기판 및 하부기판 중 어느 하나 상에 형성된다.(S23단계)
- <75> 그런 다음, 상부기판 및 하부기판 중 어느 하나의 기판 상에 실린트를 잉크젯이나 스크린 프린팅방법으로 게이트라인, 데이터라인, 공급라인, 스위칭용 박막트랜지스터, 구동용 박막트랜지스터 및 격벽 중 적어도 어느 하나와 중첩되게 제2 스페이서를 형성한다.(S24단계) 그리고, 상부기판과 하부기판을 합착하기 위해 디스펜서 또는 스크린 프린팅 방법으로 표시부의 외곽부를 따라 실라인을 형성한다. 실라인을 이용하여 상부기판과 하부기판을 합착한 후 자외선으로 실라인과 제2 스페이서를 경화시킨다.(S25단계)

【발명의 효과】

- <76> 상술한 바와 같이, 본 발명에 따른 일렉트로루미네센스 표시소자와 그 제조방법에 있어서, 상부기판 상에 형성된 EL 어레이와 하부기판 상에 형성된 박막트랜지스터 어레이는 전도성의 제1 스페이서를 통해 전기적으로 연결되며, 접착성을 가지는 제2 스페이서를 통해 상부기판과 하부기판이 고정된다. 이에 따라, 외부의 충격에 의한 제1 스페이서와 애노드전극의 접촉 불량을 방지할 수 있다.
- <77> 또한, 본 발명에 따른 유기 전계 발광 소자는 발광층에서 발광된 광이 상부기판을 통해 외부로 출사되는 상부 발광형이므로 박막트랜지스터 어레이의 형상에 영향을 받지 않아 개구율을 확보할 수 있는 효과가 있다.
- <78> 뿐만 아니라, 발광부를 박막트랜지스터 어레이의 상부에 구성하지 않고 별도로 구성하기 때문에, 유기층을 형성하는 공정 중 박막트랜지스터에 미칠 수 있는 영향들을 고려하지 않아도 되므로 수율을 향상하는 효과가 있다.
- <79> 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.

【특허청구범위】**【청구항 1】**

애노드전극 및 캐소드전극 사이에 유기층을 가지는 제1 어레이 기판과;

상기 애노드전극 및 캐소드전극 중 어느 하나에 구동신호를 공급하기 위한 적어도 하나의 박막트랜지스터가 형성된 제2 어레이 기판과;

상기 제1 및 제2 어레이 기판 사이에 도전성 물질로 형성되어 상기 구동신호를 상기 애노드전극 및 캐소드전극 중 어느 하나에 공급하는 제1 스페이서와;

상기 제1 및 제2 어레이 기판 사이에 접착성을 가지는 물질로 형성되어 상기 제1 및 제2 어레이 기판을 고정하는 제2 스페이서를 구비하는 것을 특징으로 하는 유기 전계 발광 소자.

【청구항 2】

제 1 항에 있어서,

상기 제1 스페이서는 상기 애노드전극에 상기 구동신호를 공급하는 것을 특징으로 하는 유기 전계 발광 소자.

【청구항 3】

제 1 항에 있어서,

상기 제2 스페이서는 약 $3\sim 5\mu\text{m}$ 의 높이를 가지는 것을 특징으로 하는 유기 전계 발광 소자.

【청구항 4】

제 1 항에 있어서,

상기 제1 어레이 기판과 제2 어레이 기판을 합착하기 위한 합착제를 추가로 구비하는 것을 특징으로 하는 유기 전계 발광 소자.

【청구항 5】

제 4 항에 있어서,

상기 제2 스페이서는 상기 합착제와 동일한 물질로 형성되는 것을 특징으로 하는 유기 전계 발광 소자.

【청구항 6】

제 1 항에 있어서,

상기 제2 어레이 기판은

게이트라인과;

상기 게이트라인과 교차하는 데이터라인과;

상기 데이터라인과 나란하게 형성된 공급라인과;

상기 게이트라인 및 데이터라인의 교차부에 위치하는 제1 박막트랜지스터와;

상기 공급라인과 상기 제1 박막트랜지스터와 접속된 제2 박막트랜지스터를 포함하는 것을 특징으로 하는 유기 전계 발광 소자.

【청구항 7】

제 6 항에 있어서,

상기 제2 스페이서는 상기 게이트라인, 데이터라인, 공급라인, 제1 및 제2 박막트랜지스터 중 적어도 어느 하나와 중첩되게 형성되는 것을 특징으로 하는 유기 전계 발광 소자.

【청구항 8】

제 6 항에 있어서,

상기 제1 스페이서는 상기 제2 박막트랜지스터의 드레인전극과 접속되는 것을 특징으로 하는 유기 전계 발광 소자.

【청구항 9】

애노드전극 및 캐소드전극 사이에 유기층을 가지는 제1 어레이 기판을 마련하는 단계와;

상기 애노드전극 및 캐소드전극 중 어느 하나에 구동신호를 공급하기 위한 적어도 하나의 박막트랜지스터가 형성된 제2 어레이 기판을 마련하는 단계와;

상기 구동신호를 상기 애노드전극 및 캐소드전극 중 어느 하나에 공급하기 위해 상기 제1 및 제2 어레이 기판 사이에 도전성 물질로 제1 스페이서를 형성하는 단계와;

상기 제1 및 제2 어레이 기판 사이에 접착성을 가지는 물질로 제2 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 소자.

【청구항 10】

제 9 항에 있어서,

상기 제1 어레이 기판과 제2 어레이 기판을 합착제를 이용하여 합착하는 단계를 추가로 포함하는 것을 특징으로 하는 유기 전계 발광 소자의 제조방법.



【청구항 11】

제 10 항에 있어서,

상기 제2 스페이서는 상기 합착제와 동일한 물질로 형성되는 것을 특징으로 하는 유기 전계 발광 소자의 제조방법.

【청구항 12】

제 9 항에 있어서,

상기 제2 어레이 기판을 마련하는 단계는

게이트라인을 형성하는 단계와;

상기 게이트라인과 교차하는 데이터라인을 형성하는 단계와;

상기 데이터라인과 나란하게 공급라인을 형성하는 단계와;

상기 게이트라인 및 데이터라인의 교차부에 위치하는 제1 박막트랜지스터를 형성하는 단계와;

상기 공급라인과 상기 제1 박막트랜지스터와 접속된 제2 박막트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 소자의 제조방법.

【청구항 13】


제 12 항에 있어서,

상기 제2 스페이서는 상기 게이트라인, 데이터라인, 공급라인, 제1 및 제2 박막트랜지스터 중 적어도 어느 하나와 중첩되게 형성되는 것을 특징으로 하는 유기 전계 발광 소자의 제조방법.




【도면】

【도 1】




【도 2】







【도 3】




【도 4】




【도 5a】



【도 5b】



【도 6】



【도 7】

